基于存储电荷的2T0C存储阵列Z-信道建模OA

双晶体管无电容(2T0C)增益单元存储器因超长数据保持时间和三维集成潜力,成为高密度嵌入式存储的有力候选。然而,大规模2T0C阵列的写入一致性易受多种数据退化机制影响,需要通过存储器信道建模来提高可靠性,但传统存储节点电压(V_(SN))因非线性电容和耦合效应而存在阶段性表征歧义。为此,提出一种以存储电荷(Q_(SN))为核心的Z-信道统一模型,用于精确描述写入与保持过程。该模型不仅避免了V_(SN)的表征歧义,更能直接量化记忆效应、阵列寄生和保持泄漏这三类退化机制。为验证模型普适性,对多种工艺节点的2T0C阵列进行了蒙特卡洛仿真对比分析。结果表明,微缩AOSFET器件尺寸能有效抑制记忆效应、改善大阵列写入一致性,并能够实现7500 s的数据保持时间。