一种高电源抑制的全CMOS带隙基准OA

针对传统无运放带隙基准电路温度系数偏高、电源抑制(Power Supply Rejection,PSR)性能欠佳,难以满足高精度模拟集成电路应用需求的问题,提出一种基于亚阈值区MOS管的带隙基准电路结构,该结构兼具中低频高PSR特性与快速启动能力。电路通过引入高增益负反馈环路,减小低频电源纹波对输出的影响,以增强电源抑制能力。此外,为改善全CMOS架构的温度漂移特性,采用分段线性补偿策略对电路温漂系数进行优化。基于三星28 nm CMOS工艺在Cadence Hspice平台下进行仿真验证,结果表明,在工作电压为1.1 V,温度为-40~125℃范围内,温漂系数为19.3×10^(-6)/℃,低频下带隙基准的PSR为-112.8 dB,常温下精度为0.5%。