SiO_(2)掺杂对Sr_(0.6)Ca_(0.4)TiO_(3)基陶瓷微观形貌及介电性能影响研究OA

SrCaTiO_(3)系陶瓷凭借高介电常数、低高频损耗及稳定容温特性等优异介电性能,在电容器领域备受青睐;但该体系陶瓷晶粒粗大且尺寸均匀性差,严重制约了芯片电容器用陶瓷基片向薄型化和高可靠化发展。本研究采用传统固相法,在Sr_(0.6)Ca_(0.4)TiO_(3)基陶瓷中掺杂微量SiO_(2)(质量分数x=0,0.1‰,0.2‰,0.3‰,0.4‰,0.5‰),结合X射线衍射(XRD)谱图和表面微观形貌分析,系统探究SiO_(2)掺杂对Sr_(0.6)Ca_(0.4)TiO_(3)基陶瓷基片密度、晶粒尺寸、晶粒分布及介电性能的影响规律,制备出具有晶粒细化且尺寸分布均匀的Sr_(0.6)Ca_(0.4)TiO_(3)基陶瓷基片。研究结果表明,当x=0.2‰时,Sr_(0.6)Ca_(0.4)TiO_(3)基陶瓷基片的密度达4.882 g·cm^(-3),晶粒尺寸最小(1~2μm)且分布最均匀,介电性能最优:相对介电常数高达303,温度系数稳定在-(1166~1205)×10^(-6)/℃范围内(正负端温度系数极差<50×10^(-6)/℃),介质损耗低至3.7×10^(-4),击穿强度高达73.94 kV·mm^(-1)。稳定的温度系数与较高的击穿强度显著提升了Sr_(0.6)Ca_(0.4)TiO_(3)基陶瓷基片的可靠性。