嵌入式信号处理VSIPL代码翻译样本智能生成技术研究OA

针对嵌入式信号处理领域MATLAB-VSIPL平行语料匮乏、人工标注耗时长且成本高等问题,文章提出了一种大语言模型驱动的MATLAB-VSIPL代码翻译样本智能生成方法。通过设计融合思维链与VSIPL领域知识的结构化翻译提示模板,引导模型生成MATLAB函数种子及对应的VSIPL候选实现;同时结合静态编译检查与动态一致性测试对候选样本进行递进式验证。针对未通过验证的样本,利用编译错误信息与测试误差反馈指导模型进行迭代修复,从而形成生成、验证与迭代闭环的MATLAB-VSIPL样本生产线。最后,采用基于MinHash的语义去重策略剔除冗余样本。实验结果表明,该方法将VSIPL代码测试通过率从4%提升至55%,显著提升了MATLAB-VSIPL样本生成质量。