基于单片FPGA的ZNCC模板匹配流式加速架构OA

针对部署边缘实时高速视觉伺服跟踪设备的场景下,传统图像跟踪异构架构芯片“FPGA+DSP”在面对既要进行采集又要进行解算、输出等任务时总线传输与解算延时大、功耗高、体积大的问题,提出了一种基于单片FPGA的万兆网直连的ZNCC模板匹配流式加速跟踪算法架构。算法计算端抛弃了异构芯片互连完全由FPGA进行单片硬件级运算,在进行算法的微架构设计时,实现了根据DSP48E1乘法器特性的128 bit重定时策略,成功压缩了逻辑深度,避免了时序违例的问题。在效能评估方面,建立了“单FPGA流式架构”与“FPGA+DSP异构互连”同时面向同一万兆图像源的非侵入式的双链路算法对比机制,实际落地时采用了“JFM7K325T+FT-6678”国产异构板卡作为对比平台。通过实际红外复杂场景图像源对双链路的注入对比可知,单FPGA流式加速架构在精度方面可以对标“FPGA+DSP异构互连”的浮点精度,在速度方面受益于同步折叠流水线机制,端到端的物理延迟降至2.4 ms,完全避免了传统“先存后算”模式的弊端,展示了该架构在实时高速视觉伺服跟踪领域具备极强的工程部署价值。