基于SM2快速模约减的模乘器设计OA

作为SM2国密算法的基本运算单元,模乘运算的速度对SM2加解密、签名验签等算法机制的执行效率有着重要影响.目前关于模乘器的研究范围主要针对于蒙哥马利模乘算法和巴雷特约减算法,对快速模约减算法的研究略有空缺.本文提出了一种针对SM2快速模约减算法的模乘器设计,首先提出了改进的SM2快速模约减算法,并结合Karatsuba算法思想对大数数乘部分进行优化,最后提出了三级乘积-映射-约减流水线架构的模乘器,将整体模乘运算缩短至8个时钟周期,两个相邻模乘运算之间只间隔3个时钟周期.本文的设计在ASIC上采用SMIC 55 nm CMOS工艺,运行的极限时钟频率500 MHz,面积为209758μm^(2),功耗为25.9546 mW.