首页|期刊导航|集成电路与嵌入式系统|基于逻辑分析仪的CPLD配置向量生成方法

基于逻辑分析仪的CPLD配置向量生成方法OA

A logic analyzer-based approach to generation of CPLD configuration vectors

中文摘要英文摘要

CPLD器件的严格使用场景对其提出了高可靠性测试要求,针对上位机测试CPLD器件过程烦琐、测试效率低等问题,提出了一种基于逻辑分析仪的CPLD配置向量生成方法.该方法以国产CPLD为例,利用逻辑分析仪实时采集JTAG下载配置数据,通过协议解码和对解码后的配置数据深入分析和总结,基于SVF标准语句格式编写生成了配置向量,完成了配置向量转码和 ATE在线配置测试验证.测试结果有效证明了生成配置向量的正确性和该生成方法的可行性,对后续CPLD器件使用 ATE自动化量产测试具有重要指导意义.

The stringent application scenarios of CPLD devices demand high-reliability testing with rigorous standards.To address issues such as the complexity and low efficiency of testing CPLD devices via host computers,a method for generating CPLD configuration vec-tors based on a logic analyzer is proposed.Using a domestic CPLD as an example,this method employs a logic analyzer to capture the JTAG download configuration data in real time.Through protocol decoding and in-depth analysis of the decoded configuration data,con-figuration vectors are generated based on the SVF standard statement format.The configuration vectors conversion and online configura-tion testing verification using ATE were completed.The test results effectively demonstrate the correctness of the generated configura-tion vectors and the feasibility of the proposed method,providing significant guidance for the subsequent use of ATE in automated mass production testing of CPLD devices.

林晓会;陶开强;宋国栋;陈龙;解维坤

中国电子科技集团公司 第五十八研究所,无锡 214035中国人民解放军95937部队,阜新 123000中国电子科技集团公司 第五十八研究所,无锡 214035中国电子科技集团公司 第五十八研究所,无锡 214035中国电子科技集团公司 第五十八研究所,无锡 214035

信息技术与安全科学

CPLD逻辑分析仪ATESVF配置向量测试验证

CPLDlogic analyzerATESVFconfiguration vectortest verification

《集成电路与嵌入式系统》 2026 (6)

19-24,6

国家自然科学基金项目(92573109)

10.20193/j.ices2097-4191.2025.0128

评论