适用于芯片化的低时延同步相量测量方法OA

含大规模分布式光伏配电网的构成要素与运行控制方式正在发生着重要变化,对配电网测量技术提出了新的需求。配电网同步相量测量可在实现配电网全面可观的同时,为控制与保护应用提供数据基础。然而,相比于输电网,配电网电气量复杂、布点需求高,这对相量测量方法与装置硬件形态都提出了新的需求。因此,提出了一种适用于芯片化的低延时相量测量算法,并在现场可编程门阵列(field programmable gate array,FPGA)上进行了实验。该方法提出了一种仅基于FPGA的配网侧同步相量测量装置(phasor measurement unit,PMU)硬件架构,分析了同步相量测量对于滤波器通带与阻带的延时要求,首次提出了基于非线性相位滤波器的低延时相量算法思路;建立了通带增益与阻带衰减的非线性误差数学模型,优化设计了低延时有限脉冲响应(finite impulse response,FIR)滤波器,提出了适用于芯片化的低延时相量算法;进一步,对算法进行了仿真测试与实验验证。仿真测试与FPGA实验表明,所提算法在保证算法精度仍高于PMU标准要求的同时,有效地降低了计算的响应时间,可为配电网的保护控制提供快速可靠的数据基础,为芯片化装置的实际应用提供了理论研究基础。