第十一届CCF中国测试学术会议
基本信息
2020-08-20
2020-08-20
中国计算机学会
会议文集
21. 可重构阵列结构下基于混合粒度的SVDC算法并行化实现
摘要： 针对3D-HEVC(3D-High Efficiency Video Coding)中基于深度图视点合成失真值计算(synthetic view distortion change)存在的时间复杂度高问题,本文提出基于可重构阵列结构,利用混合粒度方法对SVDC算法进行了并行算法设计和实现.该方法将SVDC算法分为虚拟视点合成、失真值计算两个部分.其中虚拟视点合成部分,采用流水线作业方式进行视点合成;失真值计算部分,采用两级划分:任务级——将合成后的图像按照像素点进行划分,指令级——将像素点内部的失真值计算过程进行划分.另外,针对计算过程中计算模式不同问题,采用可重构机制进行处理.实验表明,本方法在4个处理单元(PE)上具有2.11倍加速比性能,该方法与基于OPENMP和LLVM的SVDC算法的计算性能相比分别提升18.56％,21.93％.
提交时间：2020-08-20
22. 面向多位扫描单元的可诊断性设计方法
摘要： 扫描链是一种常见的可测试性设计,由于扫描链结构在整个芯片中占据了大量的硬件面积,导致许多良率损失是由扫描链故障引起的,因此提高扫描链故障的诊断质量对于芯片量产十分重要.实际工业设计中为了降低电路的面积和功耗开销,存在较多的多位扫描单元,但现有可诊断性设计方法无法支持该设计.为此,本文提出了面向多位扫描单元的扫描链重连可诊断性设计方法,在满足多位扫描单元约束与后端设计限制的情况下,利用启发式算法实现了扫描单元分配优化.在ISCAS'89基准电路的实验结果表明,采用所提方法对含有多位扫描单元的电路进行优化后,b17电路SA0和SAl故障的平均诊断分辨率分别提高了12.59倍和13.37倍;s38417电路SA0和SA1故障的平均诊断分辨率分别提高了19.95倍和3.04倍.
提交时间：2020-08-20
23. 片上网络的测试技术研究
摘要： 片上网络(NoC)凭借可靠性高和可扩展性好等优点,已经越来越多地应用于多核乃至众核系统;成百上千的核芯通过NoC连接在一起已成为未来芯片的发展趋势.与此同时,在线测试的需求日益强烈,迫切需要研究新型的测试方法以确保系统无错误运行.本文简述了NoC和在线测试的基本概念,重点综述了基于外部测试设备、基于内建自测试、基于软件自测试的三种测试方法,并且分析和总结各自的优缺点以及面对众核NoC在线测试时的问题和挑战.
提交时间：2020-08-20
24. 图数据压缩格式对广度优先搜索算法影响的特性化分析
摘要： 随着图计算需求的快速增长,同一种图算法在处理不同压缩格式的数据时会对访存、性能等方面产生不同的影响.本文将两种图数据的五种不同数据压缩格式COO、CSC、CSR、DCSC和CSC分别作为BFS(Breadth First Search,广度优先搜索)算法的输入进行性能分析和对比,根据性能特征选择不同的压缩格式的数据以达到最佳结果.针对BFS处理五种不同数据压缩格式时的性能分析参数主要包括执行时间、数据移动量、计算量以及功耗等,并面向性能和功耗进行了相关性分析.实验结果表明,BFS算法在处理不同的数据压缩格式性能指标各不相同,其中从数据移动量、计算操作量、执行时间和功耗方面来看,CSR与CSC两种数据压缩格式相对较优;在有效提高缓存命中率指标中,DCSC压缩格式最优;从占用内存来看,DCSC压缩格式内存占用相对较小.该结论对于BFS算法中如何根据不同的性能特征选择不同的压缩格式提供了依据.
提交时间：2020-08-20
25. 蜕变测试在机器学习领域的应用
摘要： 机器学习的普遍应用引起了人们对其信任度的自然关注,利用蜕变测试技术研究保证机器学习程序质量也逐步成为软件测试领域的研究热点之一.为了对蜕变测试技术在机器学习领域的应用相关研究工作进行总体概述,以对蜕变测试技术进行一些展望.首先通过筛选对多篇文献的研究主题进行了分类,介绍了近年来蜕变测试在机器学习领域的应用和发展概况,然后从应用场景、蜕变关系识别、蜕变测试度量和蜕变测试框架等方面分别进行分析和讨论,最后总结了蜕变测试在机器学习领域应用的未来研究热点.
提交时间：2020-08-20
26. 微体系结构缓存侧信道攻击与防御综述
摘要： 中央处理器(CPU)被认为是计算机的大脑.如果CPU存在漏洞,那么在CPU上运行的软件的安全性就很难得到保证.近年来,出现了各种针对CPU的微架构缓存侧通道攻击,如Spectre和Meltdown.它们利用处理器内部组件上的争用来在进程之间泄漏机密信息.由于这些攻击广泛的应用范围和潜力,这个新发展的研究领域引起了人们的极大兴趣.本文综述了微体系结构缓存侧通道攻击和防御的最新研究进展.首先,对各种微架构的缓存侧通道攻击进行了分类和讨论.然后,总结了相应的防范措施.最后,展望了未来的研究机会和挑战.
提交时间：2020-08-20
27. 训练数据对抗攻击扰动对LeNet-5深度学习模型的鲁棒性影响分析研究
摘要： 作为人工智能重要组成部分的深度学习技术,在近些年得到了快速发展.随着对深度学习要求的提高,深度学习这类智能模型抵抗扰动的能力,即鲁棒性越来越受人们关注.高鲁棒性的模型能够抵抗更强扰动的影响而保持模型性能平稳不变,保证智能系统的安全可靠性.本论文针对对抗攻击扰动对深度学习模型的鲁棒性进行研究,以LeNet-5这类卷积神经网络模型为对象,通过向训练数据中加入不同程度的对抗攻击扰动,研究不同训练数据生成的智能模型的鲁棒性变化,分析智能模型鲁棒性受训练数据中对抗攻击扰动的影响规律,为评估和提高智能模型鲁棒性提供支撑.
提交时间：2020-08-20
28. 一种层次化测试建模及测试用例设计方法
摘要： 针对复杂嵌入式软件系统测试时,基于用户需求风险的测试设计科学化覆盖与抽样问题,本文依据测试覆盖目标,提出了一种层次化测试建模方法及测试覆盖准则,并针对这一覆盖准则设计了一种多约束条件下测试用例构造算法,实现了嵌入式软件系统不同粒度,不同风险级别的测试用例自动生成,最后结合一个典型嵌入式软件系统,在研制工具中应用验证了该设计方法的有效性.
提交时间：2020-08-20
29. 一种基于对抗神经网络的软件缺陷挖掘方法
摘要： 针对软件因缺陷识别不足导致服役后故障频发的现状,本文分析软件缺陷模式和影响因素,研究软件缺陷挖掘方法,进行了软件缺陷数据预处理和挖掘分析,为软件提供一种基于对抗神经网络的软件缺陷挖掘方法.验证结果标明该方法具有重要的工程意义.
提交时间：2020-08-20
30. 忆阻器的三值逻辑门和加法器设计
摘要： 近年来的研究表明,多值数字电路降低了电路实现的复杂性、功耗和面积.三值逻辑与传统二值逻辑相比,相同的位数可以传递更多的信息.忆阻器作为一种新型的无源元件,它能够表示多个数值,而且它还拥有纳米级尺寸、低功耗、高集成度等特点.本文结合忆阻器和三值逻辑的优势,通过对忆阻器辅助逻辑(MAGIC)进行扩展,设计了忆阻三值逻辑门.从三值基本逻辑门电路入手,并在此基础上设计实现了三值译码和三值加法逻辑.最后通过仿真实验,利用Spice对所设计的电路进行了验证.实验结果表明,与已有的文献进行比较,本文所提出的电路的面积开销和功耗有所减少.
提交时间：2020-08-20
31. 应用直接编程接口技术提高片上系统的UVM验证重用性
摘要： 文章提出一种提高片上系统的UVM验证重用性方案.该方案应用直接编程接口技术,实现通用验证方法学和C语言程序的交互通信,不仅降低了通用验证方法学使用的复杂度,而且使得C语言测试用例可以在不同的测试层次中移植重用,例如C测试代码可以从模块级到片上系统级的重用.为验证本方案,本文以SPI控制器作为例子,搭建其UVM验证平台,编写大量的UVM和C测试用例,使其功能覆盖率达到100％,并通过虚拟处理器方案保证C测试用例从模块级复用到系统级的可行性.实验过程中激励开发简单且调试方便,可以实现UVM环境和测试用例的重用,从而提高片上系统的UVM验证重用性,达到缩短芯片开发时间的目的.
提交时间：2020-08-20
32. 针对RRAM阵列考虑IR-Drop效应的快速仿真方法
摘要： 忆阻神经网络是实现深度神经网络最具潜力的计算器件.但忆阻器交叉阵列存在多种非理想因素,会影响计算精度.随着阵列规模的扩大,互连寄生的IR-Drop效应对阵列的输出影响显著增加.因此本文关注RRAM阵列中互连寄生IR-Drop效应的计算和仿真,提出了两种考虑RRAM阵列互连寄生IR-Drop效应的快速计算方式:面向单个列与面向阵列整体的计算方式.两种方式均基于电路叠加原理.面向单个列的计算方式对阵列第一列进行精确计算;面向阵列整体的计算方式对每一列输出进行拟合.分别在128×128与256×256两种规模的RRAM阵列下对提出的仿真方法进行验证,并对比了基于HSPICE的电路仿真方式.面向单个列的计算方式在两种规模下,计算误差均在2％以内.面向阵列整体的计算方式在128×128的规模下最大误差为2.9％,在256×256的规模下最大误差为1.86％,相较HSPICE仿真,速度分别提升了17167倍及216146倍.
提交时间：2020-08-20
33. 自供能存算一体系统中一种可配置DC-DC转换器的设计
摘要： 从环境中获取能量的自供能系统相比传统电池供电的系统具有绿色经济、无需更换/维护电池充电等优势,是物联网领域发展的一个热点方向.自供能系统中常常采用"收集-存储-使用"的能量采集架构为系统供能.该采集架构中储能电容和负载之间需要DC-DC转换器来传递能量,DC-DC转换器的转换效率直接影响着整个系统的性能和能效,因此如何平衡储能电容放电电压和负载之间的关系以实现较高的能量转换效率是一个关键问题.本文提出一种自供能存算一体系统中的动态可配置DC-DC转换器设计,对基于RRAM交叉阵列的加速器负载进行实验,分析了储能电容放电电压和负载与DC-DC转换效率的量化关系,该可配置DC-DC转换器最高转换效率可达87.93％,平均转换效率可达78.49％.本文提出的可配置DC-DC转换器可为自适应负载调度优化研究提供理论依据.
提交时间：2020-08-20
34. ATE高速测试负载版的复用器和解复用器设计
摘要： 随着SerDes芯片传输速率的不断提高,传统的自动化测试系统(ATE)已经无法满足SerDes测试速率需求.为了实现高速SerDes测试,通过在ATE的负载版上增加MUX(复用器)和DeMUX(解复用器),采用并行转串行和串行转并行实现SerDes的高速测试.本文采用28nm Poly/SiON(LP)CMOS工艺设计了4:1MUX与1:4DeMUX,仿真结果表明,在工作速率80Gb/s情况下,复用器功耗为9.7mW,解复用器为22mW,可满足64Gb/s SerDes测试需求.
提交时间：2020-08-20
35. ERMC:统一的高能效高可靠性DNN模型压缩框架
摘要： 随着深度神经网络(Deep Neural Network,DNN)逐步从云端设备到边缘设备的应用,神经网络中庞大的计算量、访存量与终端部署受限的能耗存在着巨大的矛盾,能效性成为终端部署深度神经网络的一大阻碍.另一方面,DNN在一些安全可靠关键领域存在着大量的应用,比如核辐射场景、航天设备等,DNN的可靠性也成为模型部署的重要问题.虽然先前工作分别关注到模型的能效性和可靠性的问题,使用模型压缩提高模型的能效性,使用错误可感知训练来规避故障,却鲜有研究能兼顾两者,设计一种能够兼顾满足能效性和可靠性要求的模型压缩方案仍具挑战.由于DNN模型中参数众多,使用传统人工设计方案将十分困难,因此提出了一种统一的高能效高可靠DNN模型压缩框架ERMC(Energy-effciency and high-Reliability Model Compression).首先对神经网络进行了能效性和可靠性的敏感度分析,然后建立起了能耗和可靠性的评估模型,根据网络特征,利用强化学习自动地生成同时满足能效性和可靠性的模型压缩方案.在我们的实验中,相比于AMC同样的能耗,ERMC框架生成的方案比AMC压缩方案提高22％的可靠性;在同样的可靠性条件下,我们的方案比FAP方案节省能耗30％.
提交时间：2020-08-20
36. WiNoC中基于数据包等待时间的无线token机制
摘要： 在无线片上网络中无线节点处理大量的数据传输任务,需要合适的MAC机制控制无线传输问题,其中无线令牌机制因其开销小得到广泛应用.但无线令牌机制属于时分复用型的公平策略,不能很好应对非均匀的流量模式.本文重新定义一种基于优先级的MAC机制,旨在使得无线MAC协议更好适用于非均匀流量模式.实验表明,本文方案在随机流量模式下保证了与传统令牌机制相当的网络性能;在热点模式,将网络吞吐率提高了4-5％,且在饱和点前,延迟相交传统令牌机制有较大的降低.同时实验表明对比于片上无线收发器本文方案引入了很小的额外硬件开销.
提交时间：2020-08-20
37. X协议环境下GUI自动化测试原理分析及框架设计研究
摘要： 通过对X Windows System环境下X11(图形系统标准)协议、响应原理、内部结构及组成要素的分析,以及对基于X11通信协议测试GUI对象行为的记录、回放、分发用户动作原理的剖析,以GUI对象测试过程行为关系为基础设计了自动化测试框架及其自动化执行功能,为进一步研究X环境下GUI的自动化测试引擎及可视化工具提供了理论基础.
提交时间：2020-08-20
- 1
- 2