2020 CCF 集成电路设计与自动化学术会议
基本信息
2020-08-10
2020-08-10
中国计算机学会
会议文集
21. 时间触发以太网调度表生成算法的研究
摘要： 时间触发以太网(Time-Triggered Ethernet,TTE)是一种混合时间触发(Time-Triggered,TT)业务和事件触发(Event-Triggered,ET)业务的新型通信网络.为了保证TT业务的实时、可靠发送的特性,TTE网络根据TT业务的特性,采用离线的方式生成时间调度表,所有的TT业务根据时间调度表进行转发.因此,调度表的效率决定了TT业务的服务质量以及整体网络的负载量.为解决现有技术生成的调度表时延大、网络利用率低等问题,本文提出了一种最小时延的调度表生成方法,该方法根据TT业务传输时延最小的原则,对网络拓扑结构和TT业务特性进行建模,并将使源端系统TT业务发送时刻之和最小设置为优化目标,并使用Gurobi求解器进行求解得最终的调度表.最后,在星型网络拓扑下对提出的调度表进行仿真验证,实验结果表明,本文提出的算法可以在预定的时间点发送TT业务.
提交时间：2020-08-10
22. 悬浮随机行走电容提取中多介质格林函数表的快速生成
摘要： 本文提出了一种悬浮随机行走电容提取中多介质格林函数表的快速生成方法.新的方法利用了多介质格林函数本身的对称性,通过增加虚拟齐次纽曼边界,将有限差分空间离散区域缩减至原本的四分之一,从而显著减少了差分矩阵的规模,加速了多介质格林函数表的生成.本文从理论上对一般多介质格林函数表的对称性进行了论证,在其基础上提出了快速计算格林函数的改进有限差分法,并通过数值实验对所提方法的效率和正确性进行了验证.实验表明,本文提出的方法在达到超过8倍加速比的同时,得到了与原始有限差分方法结果完全一致的多介质格林函数表,显著减少了悬浮随机行走电容提取方法预处理的时间.
提交时间：2020-08-10
23. 一种单粒子四点翻转自恢复加固锁存器设计
摘要： 为了容忍日益严重的单粒子多点翻转,本文提出了一种能够容忍单粒子四点翻转的加固锁存器:QNURL(Quadruple Node Upset Recovery Latch).该QNURL锁存器包含40个同构的双输入反相器,形成5×8的阵列结构,构建多级过滤的容错机制.有效利用双输入反相器的单粒子过滤特性,当任意4个内部状态节点同时发生翻转,都可以被多级过滤机制消除,自动恢复到正确值.PTM32nm工艺下的仿真结果表明,与现有的四种单粒子多点翻转加固锁存器综合比较,该QNURL锁存器的单粒子四点翻转自恢复比率高达100％,延迟平均降低了86.02％,功耗延迟积(PDP)平均降低了78.94％,功耗平均增加了59.09％,面积平均增加了4.63％.
提交时间：2020-08-10
24. 一种低系统开销的多TSV子阵列联合数据传输方法
摘要： 串扰抑制编码往往具有图形限制特性,在小规模TSV阵列中应用时,可以在合理的编解码器面积开销下取得良好的串扰抑制效果.分析发现,多个TSV子阵列联合数据传输情形与多个TSV子阵列独立数据传输情形相比,图形限制码的系统开销有所下降.针对参与数据联合传输的子阵列最优数量问题,本文提出了求解算法,并给出了相应的理论证明.面向多TSV子阵列联合数据传输场景,本文设计了相应的编解码方法.仿真结果表明,本文所提出的方法在系统开销、传输延迟、传输功耗、编解码器面积等方面均优于已有的基于斐波那契数系的串扰抑制编码方法.
提交时间：2020-08-10
25. 一种阵列式版图布局的低温度系数CMOS带隙基准源
摘要： 设计了一种低温度系数的自偏置CMOS带隙基准源,分析输出基准电压与关键器件的温度依存关系,调试器件尺寸并使其影响输出的正/负温度系数相互抵消,有效实现基准输出电压的低温度漂移特性.后端物理设计采用多指管阵列结构进行对称式版图布局,以期抑制工艺波动的同时压缩版图面积.基于65nm/3.3V CMOS RF器件模型在Cadence IC设计平台进行原理图和电路版图设计,并对输出参考电压的精度、温度系数、电源抑制比和功耗特性进行了仿真分析和对比.结果表明,在3.3V电源和27℃室温条件下,输出基准电压的平均值为765.7mV,功耗为0.75μW;在-55℃～125℃内,输出温度系数为6.85ppm/℃.此外,输出基准电压受电源纹波的影响较小,1KHz以下中低频带的电源抑制比约为-67.7dB.最后对多指管阵列版图展开寄生提取和后仿真分析,结果显示,输出基准电压的绝对值与温度系数与前仿真基本一致.
提交时间：2020-08-10
26. 有限状态熵编码的VLSI设计与实现
摘要： 以软件方式实现的Zstd(Zstandard)无损压缩算法在处理海量数据时存在速度慢的问题,难以满足特定应用领域对压缩速度的需求.目前,尚未有通过硬件对Zstd进行加速的有效方案,尤其是针对Zstd的有限状态熵编码(FSE,Finite State Entropy)的硬件加速.因此,该文提出了一种适用于硬件实现的针对Zstd的FSE压缩、解压架构设计,并采用软硬件协同对架构进行实现.在TSMC55nm的工艺下,最高频率均可达到750MHz.实验结果表明,与软件实现相比,整体压缩速度提高了约9倍;整体解压速度提高了约100倍.
提交时间：2020-08-10
27. LS频段2.4GHz高性能LC压控振荡器设计
摘要： 本文设计了一种应用于蓝牙、IoT和Wi-Fi等主流LS频段2.4GHz高性能LC压控振荡器(LC Voltage-controlled Oscillator,LC-VCO).对基于脉冲敏感函数(Impulse Sensitivity Function,ISF)设计的低相位噪声VCO,采用有源MOS晶体管等效替代无源电阻和电容,以优化版图面积和功耗,且抑制无源器件的精度偏差以提高VCO综合性能.采用TSMC65nm/1.8V CMOS RF工艺实现前后端设计和性能验证.后仿真结果显示,改进型压控振荡器具有2.292～2.496GHz的204MHz调谐带宽,-128.207dBc·Hz-1@1MHz的相位噪声,1.8V电源电压驱动下的功耗可低至2.828mW,综合优值FoM高达-195.34dBc·Hz-1.经对比,本设计各项指标优于多个同频段同类型的LC压控振荡器.
提交时间：2020-08-10
- 1
- 2